第6章 触发器和时序逻辑电路.doc

甘肃工业职业技术学院 教 序 号 课 6 授课 计划 班级 课时 第六章 题 教学目的 及 教学要求 重点 和 难点 案 触发器和时序逻辑电路 1、掌握双稳态触发器的原理和分析； 2、重点掌握 RS 触发器、D 触发器和 JK 触发器的功能及应用； 3、掌握数码寄存器、移位寄存器的功能及应用； 4、了解二进制/十进制计数器的基本原理 5、重点掌握二进制/十进制计数器的功能及其应用； 6、掌握 N 进制计数器的组成原理； 本章重点： 1、触发器的工作原理及逻辑功能描述 2、时序逻辑电路的分析方法 3、寄存器、计数器的工作原理及构成 本章难点： 计数器的逻辑功能 1、触发器功能描述方法 2、运用中规模计数器模块分析设计任意模计数电路 1、模拟电子技术（第二版） 参考资料 教材 8 胡宴如主编 高等教育出版社 2004.2 2、数字电路技术 杨志忠主编 高等教育出版社 2000.4 3、电子技术基础 康华光等编 高等教育出版社 1995.8 4、电工电子技术 林平勇编 高等教育出版社 2000.4 教材：《电子电路与电子器件》 郭培源主编 高等教育出版社 2004.2. 1 一、教学内容 6.1 触发器 6.2 时序逻辑电路 二、内容提要 本章介绍触发器的基本工作特点；基本 RS 触发器、同步触发器、边沿触发器的电路结构、工作 原理、逻辑功能描述和主要特点，最后介绍典型时序逻辑电路的分析过程；常用集成时序逻辑电路 的实际应用。 三、教学过程（教案） 第六章 触发器和时序逻辑电路 6.1 触发器 6.1.1 概述 【特点】用于记忆 1 位二进制信号，是构成时序逻辑电路的基本单元。 1. 有两个能自行保持的状态 2. 根据输入信号可以置成 0 或 1 【分类】 二 二RS触发器 二 二 二 二D触发器 二按逻辑功能二 二JK 触发器 二 二T触发器 二 二 二 二 二 二T'触发器 二 二基本RS触发器 二 二 二 二同步触发器 二按结构形式二 二 二主从触发器 二 二边沿触发器 二 二 6.1.2 基本 RS 触发器—由与非门构成的基本 RS 触发器 1．电路结构与符号 2．触发器的工作状态 基本 RS 触发器在正常工作时，触发器均处于 0 态或 1 态。 现态和次态： 触发器在接收信号之前所处的状态称为现态，用 Qn 表示； 2 触发器在接收信号之后建立的新的稳定状态称为次态，用 Qn+1 表示 3．工作原理 两个与非门结成反馈， R 为清零端， S 为置 1 端。 R =0， S =1 时，输出端，Q=0、 Q =1 的状态称 0 状态； R =1， S =0 时，Q=1、 Q =0 的状态称 1 状态； R =1， S =1 时，保持状态； R =0， S =0 时，不定状态。 4．逻辑功能描述 （1）特性表（根据工作原理列出） Rd 0 0 1 1 Sd 0 1 0 1 Q Q 1 0 1 不 1 1 0 变 （2）特性方程 （根据特性表列出） n二1 n 二 二Q 二 Sd二 Q Rd 二 二 Rd 二 Sd 二 1 二约束条件： （3）激励表（根据特性表列出） （4）状态转换图（根据激励表画出） R＝1 S＝X （5）波形图（根据工作原理画出） 3 根据特性表画输出 Q 和 Q 的波形 【结论】基本 RS 触发器任何时候均能接收输入信号。 5．集成触发器 74LS279 是在在一个芯片中，集成了 2 个如（a）所示，2 个如（b）所示共 4 个相互独立的由与 非门构成的基本 RS 触发器单元。如图（c）所示的集成块引脚排列。 (a) (b) (c) CC4043 是 CMOS 集成基本 RS 触发器。 6.1.3 同步触发器 1．同步 RS 触发器 （1）电路结构与符号 输入门控电路+基本 RS 触发器，其电路结构与逻辑符号如图所示。 4 （2）工作原理 CP＝0 时，触发器保持原来状态不变。 CP＝1 时，工作情况与基本 RS 触发器相同。 （3）逻辑功能描述 1）特性表 Cp R S n+1 Q n 功能 0 × × Q 1 0 0 Q 保持 1 0 1 1 置1 1 1 0 0 置0 1 1 1 不定 不允许 n 保持 2）特性方程 n二1 n 二 二Q 二 S 二 Q R 二 二 二约束条件：R • S 二 0 3）异步置位、复位功能 如图所示，有的钟控触发器具有不受同步信号（Cp）控制的直接置位、清零控制端。 【结论】同步 RS 触发器只在 Cp 高电平期间接收输入信号。 【RS 触发器注意问题】两个触发控制端具有约束关系。 2．同步 D 触发器 （1）电路结构与符号 （2）工作原理 1）同步 SR 触发器缺点：R、S 具有约束关系。 2）D 触发器针对这个问题的一种改进，它只有一个控制输入端 D， 在 Cp 有效期间，只有一个触发控制端 D，其他工作过程与同步 RS 相同。 5 （3）逻辑功能描述 1）特性表（Cp 有效时） D Qn Qn+1 0 0 1 1 0 1 0 1 0 0 1 1 2）特性方程 Q n二1 二 D 3）激励表 4）状态转换图 【结论】D 触发器逻辑功能不存在次态不定问题，次态仅取决于控制输入 D，而与现态无关。 【同步触发器的问题】空翻现象：在一个 Cp 脉冲有效期间，触发器状态反转两次以上。 6.1.4 主从触发器 1．主从 RS 触发器 1）逻辑符号 2）工作特点 主从触发器内部有两部分组成，分主、从两个部分。 Cp = 1 时，主触发器按同步 R、S 方式工作，从触发器保持； Cp = 0 时，从触发器以主触发器的输出作触发信号，按同步 R、S 方式工作，从触发器保持； 其他功能与同步 RS 相同。 2．主从 JK 触发器 6 （1）电路结构与符号 （2）工作原理 在主从 RS 的输入端引入了 Q 与 Q ，消除了 RS 触发器的约束关系。 当 J=S Q ，K=RQ 时，主从 JK 触发器的工作原理与主从 RS 触发器类似，但 JK 触发器没有约束 关系。 （3）逻辑功能描述 1）特性表 2）特性方程（由 RS 触发器方程得） Q n二1 二 J Q n 二 KQ n 3）激励表 4）状态转换图 7 【主从触发器的问题】一次反转现象。 6.1.5 边沿触发器 【特点】 1．边沿触发器只在时钟脉冲 CP 上升沿或下降沿到来时刻接收输入信号，电路状态才发生翻转， 从而提高了触发器工作的可靠性和抗干能力，解决了空翻问题。 2．边沿触发器的逻辑功能及功能描述与同步触发器类似。 【CMOS 触发器的主要特点】 CMOS 触发器具有功耗低、输入阻抗高、抗干扰能力强、电源适应范围广等特点，其他基本功 能与 TTL 触发器类似。 6.1.6 触发器的逻辑功能分类及功能转换 1．触发器的逻辑功能分类 1）RS 触发器 在时钟脉冲 CP 作用下，根据输入信号 R、S 取值的不同，凡是具有置 0、置 1 和保持功能的电 路，都称为 RS 触发器。 2）JK 触发器 在时钟脉冲 CP 作用下，根据输入信号 J、K 取值的不同，凡是具有置 0、置 1 保持和取转功能 的电路，都称为 JK 触发器。 3）D 触发器 在时钟脉冲 CP 作用下，根据输入信号 D 取值的不同，凡是具有置 0、置 1 功能的电路，都称为 D 触发器。 4）T 触发器 在时钟脉冲 CP 作用下，根据输入信号 T 取值的不同，凡是具有保持和取转的电路，都称为 T 触发器。它是将 JK 触发器的 J、K 并联后定义为 T。 T 触发器的特性方程： Q n二1 二 T 二 Q n 5）T′触发器 在时钟脉冲 CP 作用下，只有翻转功能的电路，都称为 T′触发器。 T′触发器是将 T 触发器的 T 保持为 1 得到的。 T′触发器的特性方程： Q n二1 二 Q n 2．触发器的功能转换 目前生产的时钟控制触发器定型产品中只有 JK 触发器和 D 型触发器较多。其它功能的触发器 可由这两种触发器转化而成。一般转换过程如下： （1）写出以有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与以有触发器的特性方程一致。 （3）根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的 特性方程，求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图 【例 1】JK 触发器→D 触发器 J 二 D, K 二 D D Q J 1 C K Q CP SD D C RD Q Q 8 (a) 电路 (b)逻辑符号 D 触发器的构成及其逻辑符号 【例 2】JK 触发器→T 触发器 T 二J 二K T SD T C Q J C 1 K Q RD CP Q Q (a) 电路 (b)逻辑符号 T 触发器的构成及其逻辑符号 【例 3】D 触发器→T＇触发器 Q D D二Q C CP Q 【例 4】JK 触发器→转换成 T＇触发器 J 二 K 二1 1 Q J C K Q CP 6.2 时序逻辑电路 6.2.1 概述 1．时序逻辑电路的特点 1）功能上：任一时刻的输出不仅取决于该时刻的输入，还与电 路原来的状态有关。 例：如图串行加法器，两个多位数从低位到高位逐位相加 2）电路结构上： ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出 2．时序逻辑电路的一般结构形式 9 3．时序逻辑电路的分类 1）同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的时钟脉冲，状态变化发生在同一时刻； 异步：没有统一的时钟脉冲，触发器状态的变化有先有后。 2）Mealy 型和 Moore 型 Mealy 型 （ 米 里 Y 二 F ( X ,Q) 与X、Q有关 型）： Moore 型 （ 摩 尔 Y 二 F (Q) 仅取决于电路状态 型）： 6.2.2 同步时序逻辑电路的分析 【电路分析的任务】根据给定的逻辑电路图，找出在给定输入和时钟脉冲作用，电路状态与输出变 量的变化规律，从而确定时序电路的逻辑功能。 【电路分析的一般步骤】 1）从给定电路写出存储电路中每个触发器的驱动方程，得到整个电路的驱动方程； 2）将驱动方程代入触发器的特性方程，得到状态方程； 3）从给定电路写出输出方程； 4）设定触发器的初态，代入状态方程与输出方程，求次态与输出值，列状态转换真值表； 5）由状态转换表画状态转换图或时序图； 6）确定电路功能与特点。 【例 5】分析如图所示的时序逻辑电路。 解：同步电路，有外部输入信号 X （1）写驱动方程 J 1 二 X Q2n Q1n 二 X 二 Q2n Q1n K1 二 1 J 2 二 K 2 二 Q1n （2）写状态方程并整理 Q1n二1 二 ( X 二 Q2n )Q1n Q2n二1 二 Q1nQ2n 二 Q1n Q2n 10 （3）写输出方程 Z 二 Q1n Q2nCp Q ) 1 =p C( Z 0 1 0 0 1 0 1 1 0 0 1 0 0 0 二 二 Q 0 0 1 0 0 1 1 n 1 二 Q 1 0 0 1 0 1 0 n 2 二 二 二 二 二 pC X Q 3 2 1 4 3 2 1 1 1 1 0 0 0 0 0 1 0 0 1 1 0 二 二 二 二 （4）列状态转换表 n+1 n+1 2 1 （5）画状态转换图和时序图 Cp X=0 Cp X=1 Q1 Q1 Q2 Q2 Z Z （6）确定电路功能 当 X=0 时，是四进制同步计数器；当 X=1 时，是三进制同步计数器。 6.2.3 计数器 【计数器的作用】用于计数、分频、定时、产生节拍脉冲等。 【计数器的分类】 11 二 二同步计数器 二按计数时钟二 二异步计数器 二 二 二加法计数器 二 二 二按计数变化规律二减法计数器 二 二可逆计数器 二 二 二 二二进制计数器 二 二按计数编码二二 — 十进制计数器 二 二 二循环码计数器 二 二 二 二 二十进制计数器 二 二 按计数容量 二六十进制计数器 二 二••• 二 二 二 1．异步计数器 【特点】计数器的时钟脉冲只加至最低位触发器，其他各位触发器则由相邻低位触发器的输出 Q 来触发翻转。 （1）二进制计数器 1）异步二进制加法计数器 在末位+1 时，从低位到高位逐位进位方式工作。 原则：每 1 位从“1”变“0”时，向高位发出进位，使高位翻转。 2）异步二进制减法计数器 在末位-1 时，从低位到高位逐位借位方式工作。 原则：每 1 位从“0”变“1”时，向高位发出进位，使高位翻转。 （2）异步十进制加法计数器 原理：在 4 位二进制异步加法计数器上修改而成，要跳过 1010 ~ 1111 这六个状态 12 2．同步计数器 【特点】计数脉冲同时加到触发器的输入端，当计数状态更新时，须翻转的触发器同时翻转。 6.2.4 集成计数器及其应用 1.集成计数器的功能 （1）74161 的功能 74LS161 是 4 位同步二进制加法计数器。 集成块引脚功能如图所示。 Q0 Q1 Q2 Q3 UCC CO Q0 Q1 Q2 Q3 CTT LD Cp：时钟输入端； CR ：异步清零端；16 15 LD ：同步并行指数控制； 1 2 14 13 12 11 10 9 CTT CTP C 74LS161 3 4 5 6 7 8 CTT、CTP：计数控制端； CR C D0 D1 D2 D3 CTP GND (b) 逻辑功能示意图 Q0～Q3：并行数据输出端； UCC CO Q0 Q1 Q2 Q3 CTT LD Q0 Q1 Q2 Q3 CO：仅为输出端。 （2）74160 的功能 16 15 14 13 12 11 10 9 CTT 74LS160 是具有异步清零功能的可置数同步十进制计 CTP 74LS160 数器。 C 1 2 3 4 5 6 7 8 集成块引脚功能如图所示。其引脚功能与 74161 相似。 （3）74290 的功能 CR C D0 D1 D2 D3 CTP GND 74290 是二—五—十进制异步计数器。 集成块引脚功能如图所示。 (a) 引脚排列图 C0 NC Q0 Q3 GND Q1 Q2 C0：二进制计数输入端； C1：五进制计数输入端； 14 13 12 11 10 R0A、R0B：异步清零控制端； 9 8 74LS90 Q0～Q3：并行数据输出端。 C1 R0A R0B 74290 的功能表如图所示。 S9B 4 5 NC CO LD CR D0 D1 D2 D3 D0～D3：并行数据输入端；(a) 引脚排列图 S9A、S9B：异步置九控制端； 1 2 3 74LS161 6 7 UCC S9A (a) 引脚排列图 C0 C1 74LS160 CO LD CR D0 D1 D2 D3 (b) 逻辑功能示意图 Q0 Q3 Q1 Q2 74LS90 S9A S9B R0B R0A 0B (b) R逻辑功能示意图 13 Q 3 2 1 0 0 0 0 1 0 0 0 Q 1 Q 0 0 1 C C x 0 x x x x x 0 二 二 二 二 二 1 0 二 二 二 二 二 二1248 x 0 0 二 二 二 二 二 S 9B Q Q Q S 0 x 1 R 1 1 x x 0 0 0 x x x 0 0 二 二 二 二 二 二1245 二 9A 0 二 二 0B 二 x 0 0 x R 0A 1 1 x x x 0 0 3 2.集成计数器的应用 用作 2n 计数器是二进制计数器的基本应用。 如果基本计数器的模为 N，用反馈清零法、反馈置数法可以组成模为 M 的计数器。 当 M﹤N 时，用一个基本计数器； 当 M﹥N 时，用多个基本计数器。 【例 6】用 74LS161 构成十二进制计数器 用异步归零构成十二进制计数器，存在一个极短暂的过渡状态 1100。 【例 7】用 74LS161 构成 256 进制计数器 14 高位片计数到 3（0011）时，低位片所计数为 16×3=48，之后低位片继续计数到 12（1100）， 与非门输出 0，将两片计数器同时清零。 【例 8】用 74LS90 构成 100 进制计数器 异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数 器计数，即采用串行进位方式来扩展容量。 Q0 Q1 Q2 Q3 C1 74LS90(个位) N1=10 C Q0 Q1 Q2 Q3 C1 74LS90(十位) N2=10 C0 C0 S9A S9B R0A R0B S9A S9B R0A R0B 【例 9】用 74LS90 构成 60 进制计数器 15 6.2.5 寄存器及其应用 1．寄存器 【特点】 ①用于寄存一组二值代码，N 位寄存器由 N 个触发器组成，可存放一组 N 位二值代码。 ②只要求其中每个触发器可置 1，置 0。 如图所示，在 Cp 脉冲有效时，Qi=Di。 2．移位寄存器（代码在寄存器中左/右移动） 【特点】 ①具有存储 + 移位功能； ②具有数据的串、并行转换功能。 如图所示，由于触发器的延迟，在 Cp 有效时，各触发器按前一级触发器原来的状态翻转，数据 依次右移一位。 移位寄存器时序图。 16 3．集成寄存器及其应用 VCC Q0 Q1 Q2 Q3 CP M1 M0 （1）4 位双向移位寄存器 74194 的功能 寄存器 74194 的引脚功能如图所示。 16 15 14 CR ：异步清零控制； 13 12 11 10 9 74LS194 D0～D3：并行置数端； 1 2 3 4 5 6 7 8 Q0～Q3：并行数据输出端； M1、M0：工作方式控制，控制方式如下表。 CR DSR D0 D1 D2 D3 DSL GND (a) 引脚排列图 Q0 Q1 Q2 Q3 CR CP DSR 74LS194 M1 M0 DSL D0 D1 D2 D3 (b) 逻辑功能示意图 0 M pC 二 二 二 二 0 x 二 二 0 二 二 0 二 二 0 二 二 二 二 二 二 1 M 0 0 0 0 （2）74194 的应用 【例 10】 由 74LS194 构成的不能自启动的 4 位环形计数器 【例 11】 由 74LS194 构成的能自启动的 4 位环形计数器 6.2.5 同步时序逻辑电路的设计 1．设计过程框图 2．设计的一般步骤 （1）逻辑抽象，求出状态转换图或状态转换表 ①确定输入/输出变量、电路状态数。 ②定义输入/输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。 ③按设计要求列出状态转换表，或画出状态转换图。 17 （2）状态化简 若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态 可以合并。 （3）状态分配（编码） ①确定触发器数目。 ②给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律） （4）选定触发器类型 求出状态方程，驱动方程，输出方程。 （5）画出逻辑图 （6）检查自启动 四、本章小结 1．双稳态触发器是数字电路的极其重要的基本单元，它有两个稳定状态，在外界信号作用下， 可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，双稳态触发器可以作 为二进制存储单元使用。 各种不同双稳态触发器的逻辑功能为： 基本 RS 触发器：RS=00 时不定、01 时置 0、10 时置 1、 11 时保持，R、S 直接控制。 同步 RS 触发器：RS=00 时时保持 01 时置 1、10 时置 0、11 时不定，C=1 时有效。 主从 JK 触发器：JK=00 时保持、01 时置 0、10 时置 1、11 时翻转，时钟脉冲 C 的触发沿到来时刻 有效。 D 触发器：D=0 时置 0、D=1 时置 1，时钟脉冲 C 的触发沿到来时刻有效。 T 触发器：T=0 时保持、T=1 时翻转，时钟脉冲 C 的触发沿到来时刻有效。 T′触发器：每来一个时钟脉冲 C 翻转一次。 2．时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为 了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。 3．计数器是用来累计脉冲数目的逻辑部件。按照不同的分类方式，有多种类型的计数器。n 个 触发器可以组成 n 位二进制计数器，可以累计 2n 个时钟脉冲。4 个触发器可以组成 1 位十进制计数 器，n 位十进制计数器由 4n 个触发器组成。计数脉冲同时作用在所有触发器 C 端的为同步计数器， 否则为异步计数器。集成计数器还具有清零、置数等多种逻辑功能，用同步归零法或异步归零法可 以很方便地实现 N 进制计数器。 4．寄存器是用来暂存数据的逻辑部件。根据存入或取出数据的方式不同，可分为数码寄存器 和移位寄存器。数码寄存器在一个时钟脉冲 C 的作用下，各位数码可同时存入或取出。移位寄存器 在一个时钟脉冲 C 的作用下，只能存入或取出一位数码，n 位数码必须用 n 个时钟脉冲作用才能全 部存入或取出。某些型号的集成寄存器具有左移、右移、清零。数据并入、并出、串入、串出等多 种逻辑功能。 五、本章作业：8、12、15、17、21、24 18